【专业课复习】计算机组成原理 专题(一) 概论,计算机发展,总线与存储器

2020-07-15   62 次阅读


1.概论

软硬件概念

计算机系统硬件:计算机中的电子线路与物理装置等
计算机系统软件:计算机中全部程序与文件

硬件与软件之间的关系

①相互关联

  • 硬件系统在最内层,是计算机系统的基础与核心
  • 系统软件为用户提供一个基本操作界面
  • 应用软件在最外层,为用户提供解决具体问题应用系统界面

②相互转化,相互渗透,互相融合

软硬件之间没有明确的分界线

  • 硬件软化可以增强系统的功能与适应性
  • 软件硬化可以显著降低软件在时间上的开销

固件

具有软件特性的硬件

编译

使用编译程序把高级语言的源程序翻译成机器代码的目标程序,并以文件形式保留,然后执行

解释

使用解释程序,将源程序的一条语句翻译成对应机器语言的一条语句,并立即执行这条语句,接着再翻译源程序的下一条语句,并立即执行

  • 不形成目标程序

计算机体系结构 与 计算机组成

计算机体系结构

程序员所见到的计算机系统的属性概念性的结构与功能特性

计算机组成

实现计算机体系结构所体现的属性

冯诺依曼计算机的特点

  • 计算机由运算器,控制器,存储器,输入设备与输出设备五个基本部件组成
  • 采用存储程序方式,将指令序列描述的计算机程序和原始数据一起存储到计算机总,并可以按地址寻访
  • 指令与数据用二进制表示
  • 指令由操作码和地址码组成
  • 指令在存储器中按顺序存放,一般按照顺序执行
  • 以运算器为中心

零碎概念

主机

包括 CPU 与 存储器

CPU

包括 ALU 与 CU

存储器

包括 主存 和 辅存

大致关系图如下
1.PNG

存储单元,存储字与存储字长

  • 存储单元:存放一串二进制代码
  • 存储字:存储单元中二级制代码的组合
  • 存储字长:存储单元中二进制代码的位数

MAR 与 MDR

  • MAR:存储器地址寄存器,反映存储单元的个数
  • MDR:存储器数据寄存器,反映存储字长

设 MAR为4位, MDR为8位
则 存储单元个数为 16 (2的4次方),存储字长为8

PC 与 IR

  • PC存放当前要执行指令的地址
  • IR存放当前欲执行的指令

机器字长

CPU一次能处理数据的位数, 与CPU中的寄存器位数有关

时钟频率

CPU中的主脉冲信号的时钟频率,是CPU时钟周期的倒数

CPI(Cycle Per Instruction)

执行一条指令所需时钟周期数

吉普森法

根据不同类型指令在计算过程中出现的频繁程度,乘以不同系数,求得统计平均值

系列机

具有基本相同的体系结构,使用相同的基本指令系统的多个不同型号的计算机组成的一个产品系列

衡量计算机性能的基本指标

响应时间

从作业提交开始到作业完成所花费的时间

通常把用户感觉到的响应时间分为两个时间

  • CPU时间:指CPU真正花在程序执行上的时间
    • 用户CPU时间:用于执行用户代码的时间
    • 系统CPU时间:为了执行用户程序而需要运行操作系统程序的时间
  • 其他时间:等待I/O操作完成活着CPU花费在其他用户程序的时间

吞吐量

单位时间内所完成的工作量

2.计算机发展

  • 1946年第一台电子计算机ENIAC(Electronic Numerical Integrator And Computer)诞生
  • 第一台存储程序计算机:1949 英国剑桥大学 EDSAC
  • 首次采用总线结构的计算机:DEC公司的 PDP-8机
  • 我国首次研制计算机:1958年 电子管数字计算机 “八一”型通用电子计算机

发展

  • 第一代计算机:电子管计算机
  • 第二代计算机:晶体管计算机
  • 第三代:小中规模集成电路(SSI,MSI)计算机,代表机器:IBM 360
  • 第四代:大,超大规模(LSI/VLSI/ULSI)计算机

3. 系统总线

计算机五大部件的连接方式

  • 分散连接
  • 总线连接

总线的分类

片内总线

芯片内部的总线

系统总线

计算机各个部件的信息传输线

  • 数据总线:双向,与机器字长,存储字长有关
  • 地址总线:单向,与存储地址I/O地址有关
  • 控制总线:有入有出,发出各种控制信号,监视各个部件的状态

通信总线

用于计算机系统之间或者计算机系统与其他系统之间的通信

  • 用于计算机系统之间或者计算机系统与其他系统之间的通信

总线性能指标

  • 总线宽度
    数据线的根数,用bit表示

  • 总线带宽
    每秒传输的最大字节数(MB/s)
    总线带宽 = (总线宽度/8)X 总线工作频率(MHz)

  • 时钟同步/异步

  • 总线复用:地址线与数据线复用

  • 信号线数:地址线,数据线与控制线的总和

  • 总线控制方式:突发工作,自动配置

零碎名词解释

波特率与比特率

  • 波特率:每秒钟通过信道传输的码元数(二进制位数),单位为bps,记为波特
  • 比特率:每秒钟通过信道传输的信息量(有效数据位数)

猝发式数据传输

在一个总线周期传输存储地址连续的多个消息

总线协议

总线通信同步方式规定了实现总线数据传输的定时规则,也就是总线协议

总线事务

从请求总线到完成总线使用的操作序列

常见判优方式

集中式

将控制逻辑坐在一个专门的总线控制器或者总线判优器中,通过将所有的总线请求集中起来用一个特定的判优算法判优

分布式

没有专门的总线控制器,其控制逻辑分散在各个部件或者设备中

判优方案

①链式查询方式

Grant从最高优先权的设备依次向最低优先权的设备串行相连,如果到达的设备有总线请求,Grant信号就不再往下传

特点

  • 线数少,设备扩充容易
  • 对电路故障敏感
  • 菊花链的使用限制了总线速度

②计数器定时查询方式

计数器

  • 从“0”开始,与链式优先级相同
  • 从终止点开始,循环优先级,各个部件优先级相等
  • 初始值由程序设定

③独立请求方式

  • 各设备都有一对总线请求线Req和总线允许线Grant
  • 当某个设备要使用总线时,通过对应的总线请求将请求信号送到总线控制器
  • 总线控制器中包含一个判优电路,可以根据各个设备的优先级确定选择哪个设备

特点

  • 响应速度快
  • 优先控制灵活
  • 线数多,控制复杂

④自举分布式判优

  • 优先级固定,各设备独立决定自己是否是最高优先级请求者
  • 需要请求总线的设备在各自对应的总线请求线上送出请求信号
  • 总线判优时
    • 如果有总线请求信号,本设备不能立即使用总线
    • 如果没有,可以立即使用总线,并通过总线忙信号阻止其他设备使用总线

总线通信的四种方式

①同步通信

由统一时标控制数据传送
其控制线上有一个时钟和一个固定的与该时钟相关的通信协议

优点

  • 规定明确,同一,模块之间的配合简单一致
  • 控制逻辑少而速度快

缺点
主从模块时间配合属于强制性“同步”,必须在限定时间内完成

②异步通信

采用应答方式,没有公共时钟标准
握手协议

分类

  • 不互锁
  • 半互锁
  • 全互锁

优点
灵活,可挂接各种具有不同工作速度的设备

缺点

  • 对噪声较敏感(任何时可都可能接受到对方的应答信号)
  • 接口逻辑较复杂

异步通信是使用波特率来衡量数据传输率

③半同步通信

同步异步结合

④分离式通信

**充分挖掘系统总线每瞬间的潜力

4.存储器

离散概念

记忆单元/记忆基元/存储元/位元

具有两种稳态的能够表示二进制数码0和1的物理器件

存储单元/编制单位

主存中具有相同地址的位构成一个存储单元,也称为一个编制单位

存储体/存储矩阵/存储阵列

所有存储单元构成一个存储阵列

编址方式

字节编址,按字编址

MAR 与 MDR(再放送)

  • MAR(Memory Address Register):用于存放主存单元地址的寄存器
  • MDR( Memory Data Register):用于存放主存单元中数据的寄存器

寄存器

封装在CPU内,用于存放当前正在执行的指令与使用的数据
用触发器实现,速度快,容量小

高速缓存Cache

位于CPU内部或者附近,用于存放当前要执行的局部程序段与数据
用SRAM实现,速度可以与CPU匹配,容量小

内存储器 MM(Main Memory)

位于CPU之外,用DRAM实现,速度较快,容量较大

外存储器 AM

位于主机之外,容量大,速度慢

存储器分类

按照存储介质分类

  • 半导体存储器(易失):双极型,静态MOS型,动态MOS型
  • 磁表面存储器(非易失):磁盘,磁带
  • 磁芯存储器(破坏性读出,非易失):硬磁材料,环状原件
  • 光盘存储器(非易失)

非易失指的是不需要电源维持,信息可以一直保留,而易失指的是电源关闭后信息自动消失

RAM

分为静态RAM(Cache)和动态RAM(主存储器)

ROM

  • MROM
  • PROM
  • EPROM
  • EEPROM
  • Flash Memory

三级存储器结构

由高速缓冲存储器,主存储器和外存储器组成

  • 内存储器:CPU能直接访问的存储器(包括Cache和主存)
  • 外存储器:CPU不能直接访问的存储器,外存储器的信息必须调入内存储器后才能由CPU进行处理
    2.PNG

缓存-主存层次 和 主存-辅存层次

Cache

  • Cache存储系统是为了解决主存速度不足而提出来的
  • Cache存储系统采用硬件调度,因此对系统程序员与应用程序员来说是透明的

虚拟存储器

  • 虚拟存储器是为了解决主存容量不足而提出来的
  • 虚拟存储系统通过操作系统来调度,因此对系统程序员不是透明的,但是对应用程序员是透明的

大端方式 与 小端方式

大端方式(Big Endian)

MSB 所在的地址是数的地址
高字节存放在低地址,低地址同理

小端方式(Little Endian)

LSB 所在的地址是数的地址
高字节存放在高地址,低地址同理

主存性能指标

①存储容量(主存存放二进制代码的总数量)

  • 以字编址的计算机:字数与字长乘积
    存储容量 = 存储单元个数 x 存储字长

  • 以字节编址的计算机,以字节数来表示
    存储容量 = 存储单元个数 x 存储字长/8

地址线位数反映存储单元数,数据线的位数反映存储单元字长

②存储速度

  • 存取时间TA:从CPU送出内存单元的地址码开始,到主存读出数据并送到CPU所需的时间
  • 存取周期TMC:连续两次访问存储器所需的最小时间间隔,其应等于存取时间加上下一存取开始前要求的附加时间

③存储器的带宽

单位时间内存储器存取的信息量

提高主存带宽的措施

  • 缩短存取周期
  • 增加存储字体
  • 增加存储体

④可靠性

指在规定时间内,存储器无故障读写的概率

平均无故障时间MTBF: 用于衡量可靠性
MTBF为两次故障之间的平均时间间隔,MTBF越长,说明存储器可靠性越高

⑤功耗

功耗既反映耗电又反映其发热程度

地址译码器设计方案

线选法(单译码)

地址译码器只有一个,用一根字线直接选中一个存储单元的各位

重合法(双译码)

动态RAM刷新

  • 刷新过程对CPU是透明的
  • 刷新是按行进行的,每行中的记忆单元同时被刷新
  • 刷新类似读操作,但有所不同,刷新操作只给电容补充电荷,不需要信息输出

集中刷新

前一段时间正常读/写,后一段时间停止读/写,集中逐行刷新
特点:集中刷新时间长,不能正常读/写,很少使用

分散刷新

一个存储周期分为两段,前一段用于正常读/写操作,后一段用于刷新操作
特点:不存在死区,每个存储周期加长,很少使用

异步刷新

结合 集中刷新 和 分散刷新
特点:结合前两种,效率高,用的较多

将刷新安排在指令译码阶段,不会出现“死区”

MROM(掩膜ROM)

  • 以元件的“有无”表示“10”
  • 内容由半导体制造厂按用户提出的要求在芯片的生产过程中直接写入的,写入后内容无法改变
  • 可靠性高,形成批量后价格便宜
  • 用户对制造厂的依赖性过大,灵活性差

PROM(一次性编程)

允许用户利用专门的设备写入自己的程序,但一旦写入后,其内容无法改变
熔丝断表示0,熔丝没有断表示1

EPROM(多次性编程)

  • 可以由用户利用编程器写入信息,可以多次改写
  • EPROM出厂时,存储内容为全1
  • 当需要更新存储内容时可以将原存储内容擦除,在写入新的内容
  • 擦除可分为
    • 电擦除(EEPROM):联机条件下又可以使用字擦除,也可以用数据块擦除方式擦除
    • 紫外线擦除(UVEPROM),只能对整个芯片擦除,不能对个别需要改写的存储单元进行擦除

EPROM不能取代RAM的原因

  • EPROM编程次数有限(因为养护层磨损,重复改写次数一般为10万次)
  • 写入时间过长,对于EEPROM,擦除一个字节大约需要10ns,比SRAM或者DRAM时间长100~1000倍

闪存(Flash Memory)

主要特点:既可以在不加电的情况下长期保存信息,又能在线进行快速擦除与重写,兼备了EEPROM 与 RAM 的优点

大部分微型计算机的主板采用闪存来存储BIOS程序

存储器的扩展

位扩展(增加存储字长)

字扩展(增加存储字数量)

存储器的校验

数据校验码

是一种常用的带有发现某些错误或带有自动纠错能力的数据编码系统
常用的有 奇偶校验码,海明校验码和循环冗余校验码

码字

由若干位代码组成的一个字

码距

一种码制中,任意两个合法码字之间的最小距离称为码距
两个码字中具有不同代码的位数
合理增大码距可以提高检错与纠错能力

编码纠错/校验能力与编码最小距离的关系

L-1 = D+C(D>=C)

  • L:编码的最小距离
  • D:检测错误的位数,具有一位纠错能力
  • C:纠正错误的位数

海明码是具有一位纠错能力的编码

奇偶校验码

基本思想:增加一位奇偶校验位并一起存储或者传送,根据最终部件得到的相应数据与校验位,再求出新的校验位,最后根据新校验位确定是否发生了错误

奇偶校验位的码距为2

  • 奇校验:每个码字(包括校验位)中1的个数为奇数
  • 偶校验:每个码字(包括校验位)中1的位数为偶数

海明码

是一种能够纠正1位错误或者检测两位错误并纠正1位错误的线性编码系统

基本思想:分组校验(多重奇偶校验)

循环冗余码CRC(Cyclic Redundancy Check)

  • 具有很强的检错/纠错能力
  • 用于大批量数据存储与传送中的数据校验,是目前磁表面存储器中应用最广泛的一种校验方法

单体多字并行主存系统

多个并行工作的存储体共有一套地址寄存器与译码电路,按照同一地址并行的访问各自的对应单元,则可以将这n个存储体看作一个大存储体,一次访问n个字,也称为单体多字系统

多体并行系统

计算机中大容量主存可以由多个存储体组成,每个存储体都具有自己的读写线路,地址寄存器和数据寄存器,称为“存储模块”,这种多模块存储器可以实现重叠与交叉存取

高位交叉

不同请求源访问不同的体,可以实现各个体并行工作
存储器扩充容易

低位交叉(各个体轮流编址)

连续地址分布在相邻的不同模块内,同一模块内的地址都不连续
在不改变存取周期的前提下增加存储器带宽

Cache

为了避免CPU“空等”,而且CPU与组存的速度差异明显

原理:程序访问的局部性原理
局部性分为时间局部性和空间局部性
局部性原理原因:

  • 指令按序存放,地址连续,循环程序段或子程序重复执行
  • 数据:连续存放,数字元素重复,按序访问

Cache写操作

对Cache块内写入的信息,必须与被映像的主存块内的信息完全一致

直写(write-through)

随时保证主存内容与Cache的数据始终一致
可能会增加访存次数,每次向Cache写入都要向主存写入

回写(write-back)

又称为标志交换式,数据每次只是暂时写入Cache,并用标志块将该块加以注明,直到该块从Cache替换出时,才写入主存

Cache映射

把贮存空间划分成大小相等的主存块
Cache中存放一个主存块的对应单位称为槽/行/块

直接映射(Direct)

每个主存块映射到Cache的固定行中

  • 最简单
  • 地址变换速度快
  • 块冲突概率较高
  • 不够灵活,Cache存储空间得不到充分利用

全相联(Full Associate)

每个主存块映射到Cache的任意行中

  • 每个主存块都可以映像到任何Cache块的地址映像方式
  • 主存中存储块的数据可调入Cache中的任意块
  • 命中率实现复杂

组相联(Set Associate)

每个主存块映射到Cache的固定组中的任意一行中

  • 将存储空间分为若干组,各组之间是直接映像,而组内各块之间则是全相联映像

替换算法

先进先出FIFO

总是把先进入的那一块替换掉

  • FIFO不是一种堆栈算法,命中率不随组的增大而提高

最近最少使用LRU(least-recently used)

总是把最近最少用的那一块淘汰掉

  • 是一种堆栈算法,命中率随组增大而提高

最不经常使用LFU (least-frequently used)

替换掉Cache中引用次数最少的块

随机替换算法

随机地从候选的cache行中选取一个淘汰

  • 模拟实验表明,随机替换算法在性能上只稍微逊色于基于使用情况的算法,代价低

辅助存储器

特点:不直接与CPU交换信息

磁表面存储器技术指标

①记录密度

  • 道密度Dt:沿磁盘半径方向长度上的磁道数
  • 位密度Db:位密度是磁道单位长度上可以记录的二进制代码数位

②存储容量

磁盘存储器可以存储的总字节数

③平均寻址时间

从读写命令发出后,磁头从某一起始位置出发移动到新的记录位置,到开始从盘片表面读出或写入信息所需要的时间

④数据传输率

磁盘存储器在单位时间能向主机传送的字节数

⑤误码率

出错信息为数与读出信息的总位数之比

若干零碎概念

记录面

磁盘片表面称为记录面

磁道

记录面上一系列同心圆,编址由外向内依次编号

柱面

所有纪录块上半径相等的磁道的集合

扇区

将每一个记录面分成若干个区域

纪录块

将每个磁道分成若干个段,每段称为一个纪录块或者扇段

磁表面存储器的记录方式

归零制(RZ, Return to Zero)

写“1”时磁头线圈中加正向脉冲,写“0”时加负向脉冲,因为脉冲电流都要回到0,因此称为归零制

不归零制(NRZ,Non Return to Zero)

磁头线圈中始终有电源,写“1”时有正向电流,写“0”时有负向电流
由于磁头中电流不回到0,因此称为不归零制

见“1”就翻的不归0 (NRZ-1)

一种改进的不归零制,记录“1”时在位周期开始写电流改变方向,而记录“0”时写电流方向维持不变

调相制(PE,Phase Encoding)

写“1”时,磁头线圈中的电流先正后负,写“0”时,电流先负后正

调频制(FM,Frequency Modulation)

写“1”时,磁头线圈中的电流在位周期开始时改变一次方向,在位周期中间还要改变一次方向,写“0”时磁头线圈中的电流只在位周期开始时改变一次方向

改进的调频制(MFM)

记录“1”时,写电流在位周期中间改变方向,记录单独的一个“0”时,写电流不改变方向,**记录连续两个0时,写电流在位周期边界改变方向

Q.E.D.

知识共享署名-非商业性使用-相同方式共享 4.0 国际许可协议